Bus arbitration architecture incorporating deadlock detection and masking.

Publication date: 1993-04-21

Inventor(s): CHEN SUN-DEN (US)

Applicant(s): SUN MICROSYSTEMS INC (US)

Application EP19920308379 19920915
Priority Number(s): US19910766835 19910927
IPC Classification: G06F9/46; G06F13/362
EC Classification: G06F9/46R2D, G06F13/362

Equivalents: DE69230428D, DE69230428T, JP3323947B2,

Cited Documents: <u>US4868741</u>; <u>EP0150767</u>; <u>EP0404413</u>; <u>EP0181007</u>

Abstract

Deadlock detection and masking systems are incorporated into a bus coupler intercoupling at least two buses, wherein at least one master is coupled to each bus and at least one slave is coupled to at least one of the buses. The bus coupler also includes an arbiter coupled to the buses to determine which master may control each bus. The deadlock detection system detects a potential arbitration deadlock condition between two master devices seeking control of a bus and access to a slave. Once a potential arbitration deadlock is detected, the masking system is activated to prohibit the second master from gaining control of the second bus for a random period of time. The random time delay acts as a mask to provide the first master device an opportunity to reaccess the slave device and avoid the deadlock situation. By providing a random masking

period complementary, synchronized arbitration deadlocks are avoided.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-236329

(43)公開日 平成6年(1994)8月23日


(51) Int.Cl. ⁵		識別記号		庁内整理番号		FI			. 1	支術表示箇所
G06F	13/00	301	Ε	7368-5B						
	11/30	305	G	9290-5B						
	13/362	5 1 0	Α	9072-5B						
		5 2 0	С	9072-5B						
	15/16	470	Α	9190-5L						
						審査請求	未請求	請求項の数3	FD	(全 8 頁)
(21)出願番号		特願平4-281112				(71)出願人	591064003			
							サン・マ	マイクロシステム	ムズ・イ	インコーポレ
(22)出願日		平成4年(1992)9月28日					ーテッド			
							SUN	MICROS	YSTI	EMS, IN
(31)優先権主張番号		766835					CORPORATED			
(32)優先日		1991年9月27日			İ		アメリカ合衆国 94043 カリフォルニア			
(33)優先権主張国		米国(US)					州・マウンテンピュー・ガルシア アヴェ			
							ニュウ・	2550		
						(72)発明者	サンーデン・チェン			
							アメリナ	ウ合衆国 95120	カリ	フォルニア
	•						州・サン	ン ホゼ・キャン	スウット	ドコート・
							741			

(54) 【発明の名称】 デッドロック検出およびマスキング装置

(57) 【要約】

【目的】マスタ間で相補的同期タイミングのデッドロック状態が生じるのを阻止する。

【構成】少なくとも2つのバスを相互接続するバス・カプラは、バスの制御とスレーブのアクセスを求めている2つのマスタ間での潜在的仲裁・デッドロック状態を検出するデッドロック検出およびマスキング・システムを内蔵している。少なくとも1つのマスタは各バスに接統し、少なくとも1つのスレーブは少なくとも1つのバスに接続している。バス・カプラは、どのマスタが各バスを制御できるかを決定する、バスに接続したアービタを含んでいる。



(74)代理人 弁理士 山川 政樹

1

【特許請求の範囲】

【請求項1】 少なくとも1つの第1パス・マスタを接続した第1パスと、少なくとも1つの第2パス・マスタと少なくとも1つのスレーブとを接続した第2パスとの間に接続したパス・カプラを含んでいるデータ処理装置におけるデッドロック検出およびマスキング装置において、

クリヤ・マスキング信号を発生するカウンタ装置と、

上記バス・カプラと上記カウンタ装置とに接続し、上記第2バスの制御を求める上記第1バス・マスタと上記第 102バス・マスタとの間の仲裁デッドロックを検出する検出装置と、

上記検出装置と上記第2パスとに接続され、上記第2パス・マスタからのパス要求信号をマスクするマスキング 装置と、

から成り、上記マスキング装置は、上記第2パスの制御を試みている上記第1および第2パス・マスタからのパス要求信号を受信し、さらに、その信号を受信して、ランダム期間上記パス・マスタからの上記パス要求信号をマスクすることを特徴とするデッドロック検出およびマ 20スキング装置。

【請求項2】 少なくとも1つの第1パス・マスタを接続した第1パスと、少なくとも1つの第2パス・マスタと少なくとも1つのスレーブとを接続した第2パスとの間に接続したパス・カブラを含んでいるデータ処理装置におけるデッドロック検出およびマスキング装置において、

上記パス・カプラからの複数のインターナル・ステート 信号とクリヤ・マスク信号とを受信するよう接続され、出力要求マスク信号を発生し、かつ上記第1および第2 30 パス・マスタ間の仲裁デッドロックを検出するデッドロック検出およびマスク・ジェネレータ装置と、

上記デッドロック検出およびマスク・ジェネレータ装置 に接続され、上記カウンタ装置がリセットすると、上記 クリヤ・マスキング信号を発生するカウンタ装置と、

上記バス要求信号と上記要求マスク信号を受信するよう 接続され、複数の出力マスク要求を発生し、複数のバス 要求信号を優先順位付けする優先解決およびマスキング 装置と、

上記優先解決およびマスキング装置に接続し、複数のバ 40 ス・グラント信号を発生しかつ上記マスク要求を受信す る仲裁状態マシンおよびグラント・ジェネレータ装置 と

上記仲裁状娘マシンおよびグラント・ジェネレータ装置 と上記優先解決およびマスキング装置とに接線し、上記 パス・グラント信号の1つを受信しかつ出カネクスト・ プライオリティ信号を発生する優先レジスタと、

から成ることを特徴とするデッドロック検出およびマス キング装置。

【請求項3】 少なくとも1つの第1パス・マスタを接 50 ャ」(1990年)における第84~90頁に記載され

統した第1バスと、少なくとも1つの第2バス・マスタと少なくとも1つのスレーブとを接続した第2バスとの間に接続したパス・カプラを含んでいるデータ処理装置におけるデッドロック検出およびマスキング方法において、

ゼロから最大値までインクリメントし、上記最大値まで インクリメントした後ゼロにリセットするカウンタ装置 を供給する過程と、

上記第2パスの制御を試みる上記第1および第2パス・ 7 マスタからの複数のパス要求信号を受信する過程と、

上記パス・カプラと上記パスとに接続し、上記第2パスの制御を求める上記第1および第2パス・マスタ間の仲 裁デッドロックを検出する検出装置を提供する過程と、 上記仲裁デッドロックを検出すると要求マスク信号を供 給する過程と、

上記第2パス・マスタからの上記パス要求信号をマスキングする過程と、

から成ることを特徴とするデッドロック検出およびマス キング方法。

20 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、コンピュータ・システムにおけるパス仲裁の分野に関する。更に詳しくは、本発明は、複数のマスタから実質的に同時に発生されたパス制御要求により作り出された仲裁デッドロック状態を検出し、かつ解決するための機構を内蔵するパス仲裁アーキテクチャに関する。

[0002]

【従来の技術】コンピュータ・システムにおいて、共用 リソースは、通常、データを転送するのに使用される。 一般に使用されている共用リソースの1つに、コンピュ ータ・システムにおけるサブシステム(たとえば、プロ セッサ) 間の通信リンクとして働くバスがある。一般 に、バスには多くのディバイスが接続し、あるディバイ スは、同じパスに接続した他のディパイスに制御信号ま たはデータを送信することができる。バス通信において は、データが歪んでしまうという理由で、2つ以上のデ ィパイスが同時に同じパスにデータを転送することがで きないという共通した問題点がある。したがって、パス におけるデータ・トランザクションの順序を保持するた め、あるディバイスは、そのトランザクションのための スレープとして動作するいくつかの他のディバイスに対 しての読出しまたは書込みトランザクションを開始する パス・マスタとして割当てられる。どのマスタがパスの 制御を受けるのかを決定し、かつパスの制御を求めてい るマスタの優先順位を決定するのにアービタが使用され る。アービタには、通常、直列と並列の2種類がある。 パス・アービタに関する情報は、たとえば、ステイプリ ングスによる「コンピュータ編成およびアーキテクチ

3

ている。

[0003] さらに複雑なコンピュータ・システムは、 多くのバスと、各パスに接統した多くのマスタを備えて いる。このような多重パス、多重マスタ・コンピュータ システムでは、あるマスタは、第1パスのスレープに 対してのデータ転送動作を開始し、一方、他のマスタは 第2パスの第2スレープにデータを転送することがあ る。通常、バス・カプラは、バス間でのデータおよび制 御信号のルーティングを助け、かつどのマスタがどのバ スを制御すべきかを決定するのに使用される。カプラ 10 は、少なくとも1つのパス・プロトコル・ユニットと、 データ変換およびパッファリング・ディバイスと、少な くとも1つのパス・アービタとを含んでいる。バス・ブ ロトコルは、バス制御信号を処理するインタフェイスに より実行される。マスタはあるデータ速度で、あるパス からデータを送信し、かつ他のパスのスレーブは別のデ ータ速度でデータを受信するので、データ変換およびバ ッファリング・ディバイスは、データが適切なデータ速 度で受信されかつ送信されるようにする。パス・アービ タは、そのバスのマスタに関する時間を割当て、それと 20 同時に、あるマスタにパス制御を許可する.

【0004】図1は多重パス・システムを示している。 図1における多重バス・システムはバス・カプラ56に より相互接続された2つのパス51,57を含んでい る。マスタ50、52はパス51に接続され、一方、パ ス57にはマスタ58とスレープ55、59とが相互接 統されている。図1に示された多重バス・システムにお いては、2つの異なるバスに接続した2つのマスタが同 じスレープをアクセスしようとした場合に、「ライブ」 な、すなわち継続的な仲裁デッドロック状態が起きる。 すなわち、2つの異なるパスの制御を求めている2つの マスタは、各パスのアービタに対して、継続的、すなわ ち「ライブ」なデッドロック状態を作り出す。したがっ て、マスタが相補的同期方式で目標のスレーブと接続し ているバスを要求すると、パス・カプラ56は両方のマ スタによる目標のスレープのアクセスを否定する。たと えば、パス51に接続したマスタ50は、スレープ59 をアクセスして銃出しまたは魯込みトランザクションを 開始するため、バス51、57を制御するとする。スレ ープ59は、競出しまたは啓込みトランザクションを実 *40* 行する一方、そのトランザクションが長引き所定の時間 を超えた場合、マスタ50に「放棄および再試行」信号 を発する。スレープ59から「放棄および再試行」信号 が発生されると、マスタ50はアクセス路から一時的に 切り離される。すなわち、マスタ50はパス51、57 の制御から解除され、その後、スレープ59へのアクセ スを再び試みることになる。したがって、その間、すな わちスレーブ59が「バックグラウンド」で割り当てら れたトランザクションを完了する問、両方のパス51、

介して通信することができる。たとえば、スレープ59 が割り当てられたトランザクションでビジーである間、 マスタ52はスレーブ55をアクセスすることができ る。また、バス・カプラ56は、マスタ50が、スレー ブ59を再び選択することができる唯一のディバイスで あると指定する。そのため、マスタ50がスレープ59 を再アクセスする前に、他のどのマスタもスレープ59 をアクセスすることはできない。しかし、マスタ50が スレープ59のアクセスを再試行する機会を得る前に、 マスタ58は、バス57の制御を得、スレープ59に関 するトランザクションを開始するよう試みることがあ る。しかし、スレーブ59はマスタ50に割当てられて いるので、パス・カプラ56はマスタ58のアクセスを 否定し、バス・カプラ56は、発生された「放棄および 再試行」信号による懸案処理の放棄および再試行「状 態」を「クリヤ」するため、マスタ50によるアクセス

[0005] マスタ50がスレープ59をアクセスする プロセスを再開すると、パス57のアーピタは、マスタ 58がパス57を現在使用中なので、マスタ50がパス 57の制御を得るのを再び否定する。マスタ50は、バ ス 5 7 のアーピタにより「パックオフ」し、すなわちバ ス57の制御要求を停止し、その後、バス57の制御を 得るため再試行するよう命令される。さらに、たとえバ ス57のアービタがマスタ58によるパス57の制御を 許可したとしても、スレープ59がマスタ50に「放棄 および再試行」信号を既に発生しているので、マスタ5 8は、スレーブ59をアクセスすることはできない。前 述したように、パス・カプラ56は、スレープ59から 発せられた放棄および再試行信号をクリヤする、マスタ 50からのアクセス要求を受け入れるだけである。この ように、マスタ58は、スレーブ59から「パックオ フ」するよう、すなわちスレープ59へのアクセス要求 を停止し、かつマスタ50がスレープ59をアクセスし 終るまで待機するよう命令される。したがって、マスタ 50、58の両方が同時にパス57の制御を求めかつス レープ59をアクセスすると、「ライブ」なデッドロッ ク状態が生じ、マスタ50、58とも、パックオフしか つ後に再び試みることを命じられる。

[0006]

のみを許可する。

【発明が解決しようとする課題】本発明の目的は、複数のマスタから発せられた実質的に同時のパス制御要求により作り出され仲裁デッドロック状態を検出し、それを解決する装置を提供することである。

[0007]

統するバス・カプラに設けられている。少なくとも1つ のマスタは、各パスに接続され、少なくとも1つのスレ ープは、バスの少なくとも1つに接続されている。パス ・カプラは、どのマスタがパスを制御するかを決定す る、各パスに接続したアービタを含んでいる。 デッドロ ック検出システムは、スレープによるタスクを受け入れ た後に放棄および再試行信号に従ってスレーブおよびパ スから切り離されたマスタを含んでいる2つのマスタの 間でのバス制御に関する潜在的仲裁デッドロックを検出 する。一旦、デッドロック検出システムが起こり得るデ 10 ッドロックを検出すると、パス・カプラに含まれている マスキング・システムは、ランダム期間、第2マスタの バス要求をマスクすることによって、第2マスタが第2 バスの制御を得ることを阻止する。ランダム期間マスク することにより、第1マスタは、パスを制御しかつスレ ープをアクセスする機会を得て、懸案処理の放棄および 再試行状態をクリヤする。ランダム・マスキング期間を 設けることにより、第1および第2マスタ間の継続的デ ッドロック状態の相補的同期タイミングは避けられる。 このランダム・マスキング期間は、マスキング・システ 20 ムに設けられたカウンタの残余カウントに基いているこ とが望ましい。

[0008]

【実施例】以下、多重パス・コンピュータ・システムに 適用されるデッドロック検出、およびマスキングを内蔵 しているパス仲裁アーキテクチャの実施例について説明 する。以下の説明において、特定の数値、時間、アーキ テクチャ等は本発明の理解を助けるためであって、本発 明はこれら特定の記載には限定されないことは当業者に は明白であろう。また、周知の回路やディバイスについ 30 ては、本発明を不明瞭にしないようプロックで示してい る。さらに、木発明のデッドロック検出およびマスキン グ・システムは、別のアービタや別のパス・システムに も適用できることは当業者には明白であろう。

【0009】図2は、多重パス・システムに適用される 本発明の概要を示したプロック図である。マスタ60、 65はバスAに接続され、マスタ61とスレープ62、 66とはパスBに接続されている。パスAおよびパスB は両方とも、パス・カプラ64を介して相互接続してい る。バス・カプラ64は、デッドロック検出およびマス 40 キング・ブロック63を内蔵している。パス・カプラ6 1は、どのマスタが各パスを制御するのかを決定する、 各バスに接続したアービタをも含んでいる。本発明のシ ステムにおいて、デッドロック検出およびマスキング・ プロック63は、1つのパスに接続した1つのスレープ の制御を求めている、異なるパスに接続した2つのマス 夕間に潜在的仲裁デッドロック状態が生じるたびに検出 する。図2に示すように、第1バス (バスA) に接続し た第1マスタ(マスタ60または65)が、第2パス (パスB) のスレーブ (スレーブ62または66)をア 50 ク・ジェネレータ・ブロック71は、あるマスタからの

クセスするよう試みる時、パスの制御に関する潜在的仲 裁デッドロックが起きる。この時、第1マスタはスレー ブから「放棄および再試行」信号を受け取っているが、 第2パスのアーピタが、同じスレープをアクセスするよ う試みている第2バスに接続した第2マスタ(マスタ6 1) に対して第2パスの制御を許可し続けているので、 第1マスタはスレープを再アクセスできない。マスタ が、スレープから発せられる「放棄および再試行」信号 に従ってパスから切り離される場合、切り離しは、2つ の形態、「ステートレス」と「ステートフル」の一方を とる。本発明は、発明の名称「多重プロセッサ・コンピ ュータ・システムにおけるデータ・インコヒレンスを阻 止するパスーパス・インタフェイス」の米国特許願に述 べられている放棄および再試行機構を内蔵している。

6

【0010】一旦、デッドロック検出およびマスキング ・プロック63が潜在的仲裁デッドロックを検出する と、デッドロック検出およびマスキング・ブロック63 におけるマスキング・システムは、ランダム期間、第2 マスタが第2パスの制御を受けるのを禁止し、それによ って、バスおよびスレーブをアクセスし、その後懸案の 処理の放棄および再試行信号をクリヤする機会を第1マ スタに与える。ランダム・マスキング期間を与えること により、第1および第2マスタ間での仲裁デッドロック 状態の相補的同期タイミングが避けられる。ランダム・ マスキング期間は、マスキング・システムにおけるカウ ンタの残余カウントに基いていることが望ましい。本発 明のランダム・マスキング・システムは、マスキング期 間がランダムで、特定の時間に固定されていない。した がって、マルチブル・タイプのマスタに適している。マ スタがスレーブから放棄および再試行「状態」をクリヤ するのに要する時間は、マスタが、「放棄および再試 行」信号を発しているスレーブをいかに速く再アクセス できるかによって決まる。したがって、固定マスキング 期間はスレーブが処理し得るマスタの有効範囲を制限 し、バスに接続したマルチブル・タイプのマスタには適 していない。たとえば、懸案処理の放棄および再試行 「状態」をクリヤするのに250ナノ秒要するマスタ は、200ナノ秒の固定マスキング期間を処理すること はできない。250ナノ秒を要するマスタは、マスキン グ期間中に割当てられた200ナノ秒内でスレープを再 アクセスすることができないので、200ナノ秒後に も、2つのマスタ間にデッドロックが依然存在している ことになる。

【0011】図3は、デッドロック検出およびマスキン グ・ブロック63の詳細を示している。デッドロック検 出およびマスク・ジェネレータ・プロック 7 1 は、2つ のマスタ間で潜在的デッドロック状況が生じていること を示す多くのinternal_state信号を受信する。internal _state信号を受信すると、デッドロック検出およびマス

7

バス要求信号をマスク・アウトするマスキング・プロセスを開始させる「req_mask」信号を発生する。5 ビット自走カウンタ70は、ゼロから最大計数値まで1クロック・サイクル当り1インクリメントずつ、単一インクリメントでカウントする。最大計数値は任意であるが、アクセスしているマスタ間での「ランダム化」が十分に可能なだけの計数であることが望ましい。カウンタ70が最大計数値に到達すると、カウンタはゼロにリセットし、最大計数値まで再びカウントし始める。カウンタ70がゼロにリセットすると、カウンタはマスキング・ブロセスを終了させる「clr_mask」信号を発生する。clr_maskは、デッドロック検出およびマスク・ジェネレータ・ブロック71に送られる。

【0012】優先解決およびマスキング・ブロック72 は、デッドロック検出およびマスク・ジェネレータ・ブ ロック71からのreq_mask信号を受け取る。さらに、優 先解決およびマスキング・ブロック72は、第2パス (パスB) に接続したマスタからのbus_requests信号と busB request_enables信号と、第1パス(パスA)に接 統したマスタからのbusA_request信号を受信する。さら に、優先解決およびマスキング・ブロック72は、様々 な入力信号「req_mask」、「busA_requests」、「busB_ requests」信号、「busB_requests_enable」、「next_p riority」を受信する。 「busA_requests」信号は、バ スBの制御を要求している、パスAに接続したマスタに より発せられたバス要求信号である。「busB_request s」 信号は、パスBの制御を要求している、パスBに接 統したマスタによる要求信号である。「busB_requests_ enalbes」信号は、 パスBに接続したマスタから受信し た、パスBの制御を求めるパス要求信号を仲裁状態マシ ンおよびグラント(許可)ジェネレータ・プロック73 に送るべきかどうかを示している。「mext_priority」 信号は、 どのマスタが次のパス・サイクルでパスBを 制御するかを示している。アサートされた「req_mask」 信号により、優先解決およびマスキング・プロック?2 は、全ての「busB_requests」 信号をマスクし、パスB の制御の優先権をパスAのマスタに許可する「request s」信号を発生する。優先解決およびマスキング・プロ ック72は、どのマスタが次のバス・サイクルにおいて 第2バスを制御できるかを示す「priority」信号(next _priority)をさらに受信する。要求マスク信号を受信 すると、優先解決およびマスキング・プロック72は、 第2パスに接続したマスタからの、第2パスの制御を求 める全ての要求をマスク・アウトし、バスAのマスタに 第2パスの制御の優先権を許可する要求信号を発生す

【0013】仲裁状態マシンおよびグラント・ジェネレータ・プロック73は、懸案のバス要求信号を裁定する第2バスのアービタとして動作する。仲裁状態マシンおよびグラント・ジェネレータ・ブロック73は、2種類 50

の入力、すなわち優先解決およびマスキング・ブロック 7 2 からの要求信号と、パス・サイクルの終了を示すen d_arbitration 信号とを受信する。さらに、仲裁状態マ シンおよびグラント・ジェネレータ・ブロック73は、 2 種類の出力信号、すなわち優先解決およびマスキング プロック72により決定された最も高い優先順位を有 するマスタにバスの制御を許可するbus_grants信号と、 バスの制御を許可されたマスタを識別するcurrent_gran ts信号を発生する。優先レジスタ74は、仲裁状態マシ ンおよびグラント・ジェネレータ・ブロック 7 3 により バスの制御を許可されたマスタを識別するcurrent_gran ts信号を受信する。続いて、優先レジスタ74は、次の バス・サイクルを開始する第2バスをどのマスタが制御 するのかを示しているnext_priority信号を発生する。 【0014】図3において、「internal_state」信号 は、スレーブから発せられた放棄および再試行命令の発 生を機能上モニタし、かつ2つのマスタ間の潜在的デッ ドロック状態を表示する。デッドロック検出およびマス ク・ジェネレータ・プロック?1は、アサートされた 「internal_statel」信号を受信すると、マスキング・ プロセスを開始する「req_mask」信号を発生し、かつマ スキング・プロセスを停止させるカウンタ70からの 「clr_mask」信号を受信するまで、その信号を発生し続 ける。カウンタ70は、最大計数値に到達すると「cir_ mask」信号を発生し、その後ゼロにリセットする。仲裁 状態マシンおよびグラント・ジェネレータ・ブロック? 3は、優先解決およびマスキング・ブロック72からの 「requests」信号を受信し、その後、優先解決およびマ スキング・プロック72により優先権を許可されたマス タにパスBの制御を与える「bus_grant」信号を発生す る。 仲裁状態マシンおよびグラント・ジェネレータ・ プロック73は、プロック73が、パス・サイクルの終 了を示すend_arbitration信号を受信するまで、「bus_8 rant」信号をアサートしたままにする。さらに、仲裁状 態マシンおよびグラント・ジェネレータ・プロック73 は、「bus_grant」 信号により、どのマスタがパスBの 制御を与えられたかを示す「current_grant」 信号を発 生する。「current_grant」 信号は、その後、次のパス ・サイクルにおいてバスBの制御を次に得るマスタを識 別する「next_priority」信号を発生する優先レジスタ

【0015】図2の実施例においてに示したように、マスタ60は、スレーブ62をアクセスするようパスAおよびパスBを制御する。スレーブ62がビジーの場合、すなわちスレーブがタスクを完了する時間が所定の期間を超えた場合、スレーブ62はマスタ60に「放棄および再試行」信号を発生する。パス・カプラ64は、放棄および再試行信号の発生をモニタし、かつ「internal_s tate」信号(図3)を発生することにより、起こり得るデッドロック状態を表示する。パス・カプラ64が、起

74に送られる。

こり得るデッドロック状態を表わす「internal_state」 信号をアサートすると、デッドロック検出およびマスキ ング・システム63は、カウンタ70に従ってランダム 期間マスタ61によりアサートされたパスBのパス要求 をマスクレ、それにより、懸案処理の放棄および再試行 「状態」をクリヤするようスレープ62を再アクセスす る機会をマスタ60に与える。したがって、マスタ6 0.61による相補的同期アクセスの試みに対してラン ダム時間のマスクを行なうことによって、スレープ62 およびバスBの制御を求めているマスタ60とマスタ6 10 の詳細を示したブロック図である。 1間の仲裁デッドロック状態は、最初に避けられる。図 4は、様々なシステム信号と、カウンタ70によるマス キング期間との間の関係を示したタイミング図である。 「internal_state」信号は、デッドロック検出およびマ スク・ジェネレータ・プロック71(図3)における潜 在的仲裁デッドロック状態の存在を示す「req_mask」信 号をトリガする。前述したように、「clr_mask」信号 は、カウンタ70がゼロにリセットした時、カウンタ7 0 (図3) により発生される。バス要求信号がマスクさ れている期間は、「req_mask」信号が、「internl_sta 20 tel 信号を受信したデッドロック検出およびマスク・ジ ェネレータ・ブロック71によりトリガされた時から、 「clr_maskm」信号を受信したデッドロック検出および マスク・ジェネレータ・プロック71により「req_mas ki 信号が除去されるまでの期間である。以上のよう に、本発明は、デッドロック検出およびマスキング装置 を内蔵しているパス仲裁アーキテクチャを提供する。な お、本発明は、本発明の思想から離れることなく様々に 改変し得ることは、当業者には明白であろう。

[0016]

【発明の効果】本発明のデッドロック検出およびマスキ ング・システムにおいては、ランダム・マスキング期間 10

を設けることにより、第1および第2マスタ間の相補的 同期タイミングの継続的デッドロック状態をなくすこと ができる。

【図面の簡単な説明】

【図1】パス・カプラに接続した従来の多重パス・シス テムのブロック図である。

【図2】多重バス・システムに接続したデッドロック検 出およびマスキング・システムのブロック図である。


【図3】デッドロック検出およびマスキング・システム

【図4】マスキング・システムのランダム・マスキング 期間を示したタイミング図である。

【符号の説明】

- 50 マスタ
- 5 1 第1バス
- 5 2 マスタ
- 5 5 スレーブ
- 56 パス・カプラ
- 5 7 第2バス
- 59 スレープ
 - 60 マスタ 61 マスタ

 - スレープ 62
 - デッドロック検出およびマスキング・プロック 63
 - パス・カプラ 64
 - 6 5 マスタ
 - スレープ 66
 - 70 自走カウンタ
- デッドロック検出およびマスク・ジェネレータ 7 1
- 優先解決およびマスキング・プロック 30 72
 - 仲裁状態マシンおよびグラント・ジェネレータ 73
 - 74 優先レジスタ



[図4]

